MT46V128M8 MICRON [Micron Technology], MT46V128M8 Datasheet - Page 61

• Manufacturer Part Number: MT46V128M8
• Description: DOUBLE DATA RATE (DDR) SDRAM
• Manufacturer: MICRON [Micron Technology]

NOTE:
09005aef8076894f
1gbDDRx4x8x16_2.fm - Rev. A 3/03 EN
1. DQ transitioning after DQS transition define
2. DQ0, DQ1, DQ2, DQ3, DQ4, DQ5, DQ6, or DQ7.
3.
4.
5.
6. The data valid window is derived for each DQS transition and is
7. DQ8, DQ9, DQ10, D11, DQ12, DQ13, DQ14, or DQ15.
upper byte.
t
valid DQ transition.
t
t
DQSQ is derived at each DQS clock edge and is not cumulative over time and begins with DQS transition and ends with the last
QH is derived from
HP is the lesser of
DQ8 - DQ15 and UDQS, collectively
Figure 39: x16 Data Output Timing –
DQ0 - DQ7 and LDQS, collectively
DQ (First data no longer valid)
DQ (First data no longer valid)
DQ (First data no longer valid)
DQ (First data no longer valid)
DQ (Last data valid)
DQ (Last data valid)
DQ (Last data valid)
DQ (Last data valid)
t
CL or
t
HP:
t
t
QH =
CH clock transition collectively when a bank is active.
UDQS
LDQS
CK#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
t
CK
HP -
1
1
2
2
2
2
2
2
2
7
7
7
7
7
7
7
2
7
2
2
7
7
6
6
t
T1
QHS.
t HP
5
t
DQSQ window. LDQS defines the lower byte and UDQS defines the
t HP
5
t DQSQ
t QH
t DQSQ
T2
4
t QH
Data Valid
3
window
Data Valid
61
4
T2
T2
T2
window
t HP
3
t
t
DQSQ,
QH minus
T2
T2
T2
5
t DQSQ
T2n
t QH
t DQSQ
Data Valid
t QH
Micron Technology, Inc., reserves the right to change products or specifications without notice.
4
window
3
t HP
T2n
Data Valid
T2n
T2n
4
t
window
t
3
5
DQSQ.
QH, and Data Valid Window
T2n
T2n
T2n
T3
t DQSQ
t QH
t DQSQ
t QH
4
t HP
Data Valid
3
window
Data Valid
5
4
window
T3
T3
T3
3
T3
T3
T3
T3n
t DQSQ
t DQSQ
t HP
t QH
t QH
1Gb: x4, x8, x16
Data Valid
5
4
4
Data Valid
window
3
3
window
T3n
T3n
T4
T3n
T3n
T3n
T3n
DDR SDRAM
PRELIMINARY
©2003 Micron Technology. Inc.