peb20534h-52 Infineon Technologies Corporation, peb20534h-52 Datasheet - Page 13

• Manufacturer Part Number: peb20534h-52
• Description: Dma Supported Serial Communication Controller With 4 Channels
• Manufacturer: Infineon Technologies Corporation

List of Tables
Table 1
Table 2
Table 3
Table 4
Table 5
Table 6
Table 7
Table 8
Table 9
Table 10
Table 11
Table 12
Table 13
Table 14
Table 15
Table 16
Table 17
Table 18
Table 19
Table 20
Table 21
Table 22
Table 23
Table 24
Table 25
Table 26
Table 27
Table 28
Table 29
Table 30
Table 31
Table 32
Table 33
Table 34
Table 35
Table 36
Table 37
Table 38
Table 39
Table 40
Data Sheet
PCI Bus Interface (DEMUX Interface) . . . . . . . . . . . . . . . . . . . . . . . . . 31
Dedicated Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
JTAG Test Port for Boundary Scan according to IEEE 1149.1 . . . . . . 38
Local Bus Interface (LBI) / General Purpose Port (GPP) /
Synchronous Serial Control (SSC) Interface Pins . . . . . . . . . . . . . . . . 39
Serial Communication Controller (SCC) Signals . . . . . . . . . . . . . . . . . 43
PCI Configuration Space Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Non-PCI Signal Extension in the De-multiplexed Bus Interface Mode. 53
DEMUX Mode Related Register and Bit-Fields . . . . . . . . . . . . . . . . . . 54
Supported Commands in De-multiplexed Bus Mode . . . . . . . . . . . . . . 56
DMA Controller Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
DMAC Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Transmit Descriptor Bit Field Description. . . . . . . . . . . . . . . . . . . . . . . 67
Meaning of ADD in Little/Big Endian Mode . . . . . . . . . . . . . . . . . . . . . 69
Receive Descriptor Bit Field Description . . . . . . . . . . . . . . . . . . . . . . . 72
Receive Data Buffer Section . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Central FIFO Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
MFP Configuration via GMODE Register, Bit Field ’PERCFG’: . . . . . . 97
LBI Peripheral Transaction Options . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Protocol Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Overview of Clock Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Clock Modes of the SCCs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
BRR Register and Bit-Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Protocol Mode Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
Address Comparison Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Error Handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182
Status after Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
Global Configuration of DSCC4 and Initialization of DMAC
(Interrupt Channel) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Initialization of DMAC (Data Channels) . . . . . . . . . . . . . . . . . . . . . . . 204
Initialization of the SCC(s) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
Initialization of the MFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Activation of DMAC and SCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Continuous Operation of Data Transfer . . . . . . . . . . . . . . . . . . . . . . . 209
Stop Data Transmission. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
Stop Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
Exceptional handling in Case of Receive Data Overflow . . . . . . . . . . 212
Exceptional handling in Case of Transmit Data Underrun . . . . . . . . . 212
Register Initialization for HDLC Transparent Mode 0, Test Loop. . . . 215
Register Range and Address Mapping . . . . . . . . . . . . . . . . . . . . . . . 221
DSCC4: PCI Configuration Space Register Set . . . . . . . . . . . . . . . . 222
PCI Base Address Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
13
PEB 20534
PEF 20534
2000-05-30
Page