MC68HC908AZ32ACFU MOTOROLA [Motorola, Inc], MC68HC908AZ32ACFU Datasheet - Page 29

• Manufacturer Part Number: MC68HC908AZ32ACFU
• Description: Microcontrollers
• Manufacturer: MOTOROLA [Motorola, Inc]

68HC908AZ32A — Rev 0.0
MOTOROLA
23-9 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . . 373
23-10 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
23-11 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .375
23-12 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . . . 376
23-13 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 377
23-14 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .378
23-15 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . . 380
23-16 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
23-17 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . . 382
23-18 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . . 383
23-19 Port F I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
23-20 Port G Data Register (PTG) . . . . . . . . . . . . . . . . . . . . . . . . . .385
23-21 Data Direction Register G (DDRG). . . . . . . . . . . . . . . . . . . . . 386
23-22 Port G I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
23-23 Port H Data Register (PTH) . . . . . . . . . . . . . . . . . . . . . . . . . .388
23-24 Data Direction Register H (DDRH) . . . . . . . . . . . . . . . . . . . . . 389
23-25 Port H I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 389
24-1 The CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
24-2 User Model for Message Buffer Organization. . . . . . . . . . . . . 398
24-3 Single 32-Bit Maskable Identifier Acceptance Filter . . . . . . . .401
24-4 Dual 16-Bit Maskable Acceptance Filters . . . . . . . . . . . . . . . . 402
24-5 Quadruple 8-Bit Maskable Acceptance Filters . . . . . . . . . . . .403
24-6 Sleep Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . 408
24-7 Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
24-8 Segments within the Bit Time . . . . . . . . . . . . . . . . . . . . . . . . . 413
24-9 MSCAN08 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . .415
24-10 Message Buffer Organization . . . . . . . . . . . . . . . . . . . . . . . . . 416
24-11 Receive/Transmit Message Buffer Extended Identifier (IDRn)
24-12 Standard Identifier Mapping . . . . . . . . . . . . . . . . . . . . . . . . . .418
24-13 Transmit Buffer Priority Register (TBPR) . . . . . . . . . . . . . . . . 421
24-14 MSCAN08 Control Register Structure . . . . . . . . . . . . . . . . . . 422
24-15 Module Control Register 0 (CMCR0) . . . . . . . . . . . . . . . . . . .424
24-16 Module Control Register (CMCR1). . . . . . . . . . . . . . . . . . . . . 426
24-17 Bus Timing Register 0 (CBTR0) . . . . . . . . . . . . . . . . . . . . . . . 427
24-18 Bus Timing Register 1 (CBTR1) . . . . . . . . . . . . . . . . . . . . . . . 428
24-19 Receiver Flag Register (CRFLG) . . . . . . . . . . . . . . . . . . . . . . 430
24-20 Receiver Interrupt Enable Register (CRIER) . . . . . . . . . . . . . 433
Freescale Semiconductor, Inc.
For More Information On This Product,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
Go to: www.freescale.com
List of Figures
Advance Information
List of Figures
29