ISP1705AETTM STEricsson, ISP1705AETTM Datasheet - Page 88

• Manufacturer Part Number: ISP1705AETTM
• Manufacturer: STEricsson

Specifications of ISP1705AETTM

• Lead Free Status / RoHS Status: Compliant

25. Contents
1
2
3
4
5
6
7
7.1
7.2
8
8.1
8.2
8.3
8.4
8.5
8.6
8.7
8.7.1
8.7.2
8.7.2.1
8.7.2.2
8.7.2.3
8.7.3
8.8
8.9
8.10
8.11
8.11.1
8.11.2
8.11.3
8.12
8.12.1
8.12.2
8.12.3
8.12.4
8.12.5
8.12.6
8.12.7
8.12.8
8.12.9
8.12.10
8.12.11
8.12.12
8.12.13
8.12.14
8.12.15
ISP1705_2
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
Marking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
Functional description . . . . . . . . . . . . . . . . . . . 9
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
ULPI interface controller . . . . . . . . . . . . . . . . . . 9
USB serializer and deserializer. . . . . . . . . . . . . 9
Hi-Speed USB (USB 2.0) ATX . . . . . . . . . . . . . 9
Voltage regulator. . . . . . . . . . . . . . . . . . . . . . . 10
Crystal oscillator and PLL . . . . . . . . . . . . . . . . 10
UART buffer . . . . . . . . . . . . . . . . . . . . . . . . . . 10
OTG module . . . . . . . . . . . . . . . . . . . . . . . . . . 11
ID detector . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
V
V
Session valid comparator . . . . . . . . . . . . . . . . 11
Session end comparator. . . . . . . . . . . . . . . . . 11
SRP charge and discharge resistors . . . . . . . 12
Port power control . . . . . . . . . . . . . . . . . . . . . 12
Band gap reference voltage . . . . . . . . . . . . . . 12
Power-On Reset (POR) . . . . . . . . . . . . . . . . . 12
Power-up, reset and bus idle sequence . . . . . 13
Interface protection . . . . . . . . . . . . . . . . . . . . . 15
Interface behavior with respect to RESET_N
during normal mode . . . . . . . . . . . . . . . . . . . . 15
Interface behavior with respect to chip select. 16
Detailed description of pins. . . . . . . . . . . . . . . 16
DATA[7:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
V
RREF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
DP and DM . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
CFG0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
V
ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
FAULT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
REG3V3 and REG1V8 . . . . . . . . . . . . . . . . . . 18
V
PSW_N . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
XTAL1 and XTAL2 . . . . . . . . . . . . . . . . . . . . . 19
DIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
RESET_N . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
STP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
BUS
BUS
CC(I/O)
CC
BUS
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
comparators. . . . . . . . . . . . . . . . . . . . . . 11
valid comparator . . . . . . . . . . . . . . . . . . 11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Rev. 02 — 21 January 2009
8.12.16
8.12.17
8.12.18
8.12.19
8.12.20
9
9.1
9.1.1
9.1.2
9.2
9.2.1
9.2.2
9.2.3
9.2.4
9.2.5
9.3
10
10.1
10.2
10.3
10.3.1
10.3.2
10.3.3
10.3.3.1
10.3.3.2
10.3.3.3
10.3.4
10.3.4.1
10.3.4.2
10.3.4.3
10.4
10.5
10.6
10.6.1
10.6.1.1
10.6.1.2
10.7
10.8
10.8.1
10.8.2
10.8.3
10.9
10.10
10.10.1
Modes of operation . . . . . . . . . . . . . . . . . . . . . 22
Protocol description . . . . . . . . . . . . . . . . . . . . 31
NXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
CLOCK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
CFG1, CFG2 . . . . . . . . . . . . . . . . . . . . . . . . . 21
CHIP_SEL, CHIP_SEL_N . . . . . . . . . . . . . . . 21
GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Power modes . . . . . . . . . . . . . . . . . . . . . . . . . 22
Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . 22
Power-down mode . . . . . . . . . . . . . . . . . . . . . 22
ULPI modes . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Synchronous mode . . . . . . . . . . . . . . . . . . . . 23
Low-power mode . . . . . . . . . . . . . . . . . . . . . . 24
6-pin full-speed or low-speed serial mode . . . 25
3-pin full-speed or low-speed serial mode . . . 25
Transparent UART mode . . . . . . . . . . . . . . . . 26
USB state transitions . . . . . . . . . . . . . . . . . . . 29
ULPI references . . . . . . . . . . . . . . . . . . . . . . . 31
TXCMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
RXCMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Linestate encoding. . . . . . . . . . . . . . . . . . . . . 32
V
Using and selecting the V
Standard USB host controllers . . . . . . . . . . . . 34
Standard USB peripheral controllers . . . . . . . 35
OTG devices . . . . . . . . . . . . . . . . . . . . . . . . . 35
RxEvent encoding . . . . . . . . . . . . . . . . . . . . . 35
RxActive. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
RxError. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
HostDisconnect . . . . . . . . . . . . . . . . . . . . . . . 36
Register read and write operations . . . . . . . . 36
USB reset and high-speed detection handshake
(chirp). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
USB packet transmit and receive. . . . . . . . . . 39
USB packet timing . . . . . . . . . . . . . . . . . . . . . 39
ISP1705 pipeline delays . . . . . . . . . . . . . . . . 39
Allowed link decision time . . . . . . . . . . . . . . . 39
Preamble . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
USB suspend and resume . . . . . . . . . . . . . . . 42
Full-speed or low-speed host-initiated suspend
and resume . . . . . . . . . . . . . . . . . . . . . . . . . . 42
High speed suspend and resume . . . . . . . . . 43
Remote wake-up . . . . . . . . . . . . . . . . . . . . . . 46
No automatic SYNC and EOP generation
(optional) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
On-The-Go operations . . . . . . . . . . . . . . . . . . 48
OTG comparators . . . . . . . . . . . . . . . . . . . . . 49
BUS
state encoding. . . . . . . . . . . . . . . . . . . . 33
ULPI Hi-Speed USB transceiver
© ST-NXP Wireless 2009. All rights reserved.
BUS
state encoding 34
ISP1705
continued >>
87 of 89