LPC2917_19_01 NXP Semiconductors, LPC2917_19_01 Datasheet - Page 85

• Manufacturer Part Number: LPC2917_19_01
• Description: The LPC2917/2919/01 combine an ARM968E-S CPU core with two integrated TCMblocks operating at frequencies of up to 125 MHz, CAN and LIN, 56 kB SRAM, up to768 kB flash memory, external memory interface, two 10-bit ADCs, and multiple serial andparallel
• Manufacturer: NXP Semiconductors

NXP Semiconductors
18. Contents
1
2
3
3.1
4
5
5.1
5.2
5.2.1
5.2.2
6
6.1
6.2
6.3
6.4
6.5
6.6
6.6.1
6.6.2
6.6.3
6.6.3.1
6.6.4
6.7
6.7.1
6.7.2
6.8
6.8.1
6.8.2
6.8.3
6.8.4
6.8.5
6.8.6
6.9
6.9.1
6.9.2
6.9.3
6.9.4
6.10
6.10.1
6.10.2
6.11
6.11.1
6.11.2
6.11.3
6.11.4
6.11.4.1
LPC2917_19_01_3
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
Functional description . . . . . . . . . . . . . . . . . . 11
Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
General description . . . . . . . . . . . . . . . . . . . . . 5
LQFP144 pin assignment . . . . . . . . . . . . . . . . . 5
Architectural overview . . . . . . . . . . . . . . . . . . 11
ARM968E-S processor . . . . . . . . . . . . . . . . . . 12
On-chip flash memory system . . . . . . . . . . . . 13
On-chip static RAM. . . . . . . . . . . . . . . . . . . . . 13
Memory map. . . . . . . . . . . . . . . . . . . . . . . . . . 14
Reset, debug, test, and power description . . . 15
Reset and power-up behavior . . . . . . . . . . . . 15
Reset strategy . . . . . . . . . . . . . . . . . . . . . . . . 15
IEEE 1149.1 interface pins
(JTAG boundary-scan test). . . . . . . . . . . . . . . 15
ETM/ETB . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Power supply pins . . . . . . . . . . . . . . . . . . . . . 16
Clocking strategy . . . . . . . . . . . . . . . . . . . . . . 16
Clock architecture . . . . . . . . . . . . . . . . . . . . . . 16
Base clock and branch clock relationship. . . . 18
Flash memory controller . . . . . . . . . . . . . . . . . 20
Functional description. . . . . . . . . . . . . . . . . . . 20
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 21
Clock description . . . . . . . . . . . . . . . . . . . . . . 21
Flash layout . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Flash bridge wait-states . . . . . . . . . . . . . . . . . 22
EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
External static memory controller . . . . . . . . . . 23
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 24
Clock description . . . . . . . . . . . . . . . . . . . . . . 24
External memory timing diagrams . . . . . . . . . 24
DMA controller . . . . . . . . . . . . . . . . . . . . . . . . 26
DMA support for peripherals. . . . . . . . . . . . . . 26
Clock description . . . . . . . . . . . . . . . . . . . . . . 27
General subsystem. . . . . . . . . . . . . . . . . . . . . 27
General subsystem clock description . . . . . . . 27
Chip and feature identification . . . . . . . . . . . . 27
System Control Unit (SCU). . . . . . . . . . . . . . . 27
Event router . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 28
Rev. 03 — 9 December 2009
6.12
6.12.1
6.12.2
6.12.2.1
6.12.2.2
6.12.3
6.12.3.1
6.12.3.2
6.12.4
6.12.4.1
6.12.4.2
6.12.5
6.12.5.1
6.12.5.2
6.12.5.3
6.12.6
6.12.6.1
6.12.6.2
6.12.6.3
6.13
6.13.1
6.13.1.1
6.13.1.2
6.13.2
6.13.2.1
6.13.3
6.13.3.1
6.14
6.14.1
6.14.2
6.14.3
6.14.4
6.14.4.1
6.14.4.2
6.14.4.3
6.14.5
6.14.5.1
6.14.5.2
6.14.5.3
6.14.5.4
6.14.5.5
6.14.6
6.14.6.1
6.14.6.2
6.14.7
6.14.7.1
6.14.7.2
LPC2917/01; LPC2919/01
Peripheral subsystem . . . . . . . . . . . . . . . . . . 28
Peripheral subsystem clock description. . . . . 28
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 28
Functional description . . . . . . . . . . . . . . . . . . 29
Clock description . . . . . . . . . . . . . . . . . . . . . . 29
Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 30
Clock description . . . . . . . . . . . . . . . . . . . . . . 30
UARTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 31
Clock description . . . . . . . . . . . . . . . . . . . . . . 31
Serial peripheral interface (SPI). . . . . . . . . . . 31
Functional description . . . . . . . . . . . . . . . . . . 32
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 32
Clock description . . . . . . . . . . . . . . . . . . . . . . 33
General-purpose I/O . . . . . . . . . . . . . . . . . . . 33
Functional description . . . . . . . . . . . . . . . . . . 33
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 33
Clock description . . . . . . . . . . . . . . . . . . . . . . 34
Networking subsystem. . . . . . . . . . . . . . . . . . 34
CAN gateway . . . . . . . . . . . . . . . . . . . . . . . . . 34
Global acceptance filter . . . . . . . . . . . . . . . . . 34
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 34
LIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 35
I
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 36
Modulation and sampling control
subsystem . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Functional description . . . . . . . . . . . . . . . . . . 36
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 39
Clock description . . . . . . . . . . . . . . . . . . . . . . 39
Analog-to-digital converter . . . . . . . . . . . . . . . 39
Functional description . . . . . . . . . . . . . . . . . . 40
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 40
Clock description . . . . . . . . . . . . . . . . . . . . . . 41
Pulse Width Modulator (PWM). . . . . . . . . . . . 41
Functional description . . . . . . . . . . . . . . . . . . 42
Synchronizing the PWM counters . . . . . . . . . 43
Master and slave mode . . . . . . . . . . . . . . . . . 43
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 43
Clock description . . . . . . . . . . . . . . . . . . . . . . 44
Timers in the MSCSS. . . . . . . . . . . . . . . . . . . 44
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 44
Clock description . . . . . . . . . . . . . . . . . . . . . . 44
Quadrature Encoder Interface (QEI) . . . . . . . 44
Pin description . . . . . . . . . . . . . . . . . . . . . . . . 45
Clock description . . . . . . . . . . . . . . . . . . . . . . 45
2
ARM9 microcontroller with CAN and LIN
C-bus serial I/O controllers . . . . . . . . . . . . . 35
© NXP B.V. 2009. All rights reserved.
continued >>
85 of 86