uja1061 NXP Semiconductors, uja1061 Datasheet - Page 73

• Manufacturer Part Number: uja1061
• Description: Low Speed Can/lin System Basis Chip
• Manufacturer: NXP Semiconductors

NXP Semiconductors
17. Contents
1
2
2.1
2.2
2.3
2.4
2.5
3
4
5
5.1
5.2
6
6.1
6.2
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
6.2.6
6.2.7
6.3
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.5
6.5.1
6.5.2
6.6
6.6.1
6.6.1.1
6.6.2
6.6.2.1
6.6.2.2
6.6.3
6.7
6.7.1
6.7.1.1
6.7.1.2
6.7.1.3
6.7.1.4
6.7.2
6.7.3
6.7.4
UJA1061_5
Product data sheet
General description . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Ordering information . . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
Functional description . . . . . . . . . . . . . . . . . . . 7
General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
CAN transceiver . . . . . . . . . . . . . . . . . . . . . . . . 2
LIN transceiver . . . . . . . . . . . . . . . . . . . . . . . . . 2
Power management . . . . . . . . . . . . . . . . . . . . . 3
Fail-safe features . . . . . . . . . . . . . . . . . . . . . . . 3
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 5
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Fail-safe system controller . . . . . . . . . . . . . . . . 7
Start-up mode. . . . . . . . . . . . . . . . . . . . . . . . . . 9
Restart mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Fail-safe mode . . . . . . . . . . . . . . . . . . . . . . . . . 9
Normal mode . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Standby mode. . . . . . . . . . . . . . . . . . . . . . . . . 10
Sleep mode. . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Flash mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
On-chip oscillator . . . . . . . . . . . . . . . . . . . . . . 12
Watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Watchdog start-up behavior . . . . . . . . . . . . . . 13
Watchdog window behavior . . . . . . . . . . . . . . 13
Watchdog time-out behavior . . . . . . . . . . . . . . 14
Watchdog OFF behavior. . . . . . . . . . . . . . . . . 14
System reset. . . . . . . . . . . . . . . . . . . . . . . . . . 15
RSTN pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
EN output . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Power supplies . . . . . . . . . . . . . . . . . . . . . . . . 17
BAT14, BAT42 and SYSINH . . . . . . . . . . . . . . 17
SYSINH output . . . . . . . . . . . . . . . . . . . . . . . . 17
Voltage regulators V1 and V2 . . . . . . . . . . . . . 17
Voltage regulator V1 . . . . . . . . . . . . . . . . . . . . 17
Voltage regulator V2 . . . . . . . . . . . . . . . . . . . . 18
Switched battery output V3. . . . . . . . . . . . . . . 18
CAN transceiver . . . . . . . . . . . . . . . . . . . . . . . 18
Mode control . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Active mode . . . . . . . . . . . . . . . . . . . . . . . . . . 20
On-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 20
On-line Listen mode . . . . . . . . . . . . . . . . . . . . 20
Off-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 20
CAN wake-up . . . . . . . . . . . . . . . . . . . . . . . . . 20
Termination control . . . . . . . . . . . . . . . . . . . . . 21
Bus, RXD and TXD failure detection. . . . . . . . 21
Rev. 05 — 22 November 2007
6.7.4.1
6.7.4.2
6.7.4.3
6.8
6.8.1
6.8.1.1
6.8.1.2
6.8.2
6.8.3
6.8.4
6.8.5
6.8.6
6.8.6.1
6.8.6.2
6.8.6.3
6.9
6.10
6.11
6.12
6.13
6.13.1
6.13.2
6.13.3
6.13.4
6.13.5
6.13.6
6.13.7
6.13.8
6.13.9
6.13.10
6.13.11
6.13.12
6.14
6.14.1
6.14.2
7
8
9
10
11
11.1
12
Fault-tolerant CAN/LIN fail-safe system basis chip
Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 44
Thermal characteristics . . . . . . . . . . . . . . . . . 45
Static characteristics . . . . . . . . . . . . . . . . . . . 46
Dynamic characteristics . . . . . . . . . . . . . . . . . 60
Test information. . . . . . . . . . . . . . . . . . . . . . . . 67
Package outline . . . . . . . . . . . . . . . . . . . . . . . . 68
TXDC dominant clamping . . . . . . . . . . . . . . . 22
RXDC recessive clamping . . . . . . . . . . . . . . . 22
GND shift detection . . . . . . . . . . . . . . . . . . . . 22
LIN transceiver . . . . . . . . . . . . . . . . . . . . . . . . 22
Mode control . . . . . . . . . . . . . . . . . . . . . . . . . 22
Active mode . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Off-line mode . . . . . . . . . . . . . . . . . . . . . . . . . 23
LIN wake-up . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Termination control. . . . . . . . . . . . . . . . . . . . . 23
LIN slope control . . . . . . . . . . . . . . . . . . . . . . 24
LIN driver capability . . . . . . . . . . . . . . . . . . . . 24
Bus and TXDL failure detection . . . . . . . . . . . 24
TXDL dominant clamping. . . . . . . . . . . . . . . . 24
LIN dominant clamping . . . . . . . . . . . . . . . . . 24
LIN recessive clamping . . . . . . . . . . . . . . . . . 25
Inhibit and limp home output . . . . . . . . . . . . . 25
Wake-up input . . . . . . . . . . . . . . . . . . . . . . . . 25
Interrupt output. . . . . . . . . . . . . . . . . . . . . . . . 26
Temperature protection . . . . . . . . . . . . . . . . . 26
SPI interface. . . . . . . . . . . . . . . . . . . . . . . . . . 27
SPI register mapping . . . . . . . . . . . . . . . . . . . 27
Register overview. . . . . . . . . . . . . . . . . . . . . . 28
Mode register . . . . . . . . . . . . . . . . . . . . . . . . . 28
System Status register . . . . . . . . . . . . . . . . . . 31
System Diagnosis register . . . . . . . . . . . . . . . 32
Interrupt Enable register and Interrupt
Enable Feedback register . . . . . . . . . . . . . . . 33
Interrupt register. . . . . . . . . . . . . . . . . . . . . . . 34
System Configuration register and System
Configuration Feedback register . . . . . . . . . . 36
Physical Layer Control register and Physical
Layer Control Feedback register . . . . . . . . . . 37
Special Mode register and Special Mode
Feedback register. . . . . . . . . . . . . . . . . . . . . . 38
General Purpose registers and General
Purpose Feedback registers . . . . . . . . . . . . . 39
Register configurations at reset . . . . . . . . . . . 40
Test modes. . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Software Development mode . . . . . . . . . . . . . 42
Forced Normal mode . . . . . . . . . . . . . . . . . . . 43
Quality information . . . . . . . . . . . . . . . . . . . . . 67
© NXP B.V. 2007 Nov 23. All rights reserved.
UJA1061
continued >>
73 of 74