AMD-K6-IIIE+550ACR AMD (ADVANCED MICRO DEVICES), AMD-K6-IIIE+550ACR Datasheet - Page 363

• Manufacturer Part Number: AMD-K6-IIIE+550ACR
• Manufacturer: AMD (ADVANCED MICRO DEVICES)

Specifications of AMD-K6-IIIE+550ACR

• Lead Free Status / RoHS Status: Not Compliant

23543A/0—September 2000
HOLD Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
I
I/O
IBF Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
IDCODE Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
IEEE 1149.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
IEEE 754 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
IEEE 854 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
IGNNE# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . 116
Ignore Numeric Exception . . . . . . . . . . . . . . . . . . . . . . . . . . 116
INIT Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Input
Input/Output (I/O), capacitance . . . . . . . . . . . . . . . . . . . . . 290
Inquire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Index
-initiated inquire hit to modified line. . . . . . . . . . . . . . . 172
-initiated inquire hit to shared or exclusive line . . . . . . 170
timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
misaligned read and write . . . . . . . . . . . . . . . . . . . . . . . . 167
read and write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
trap doubleword . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
trap restart slot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
-initiated transition from protected mode to real mode 196
processor state after . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
output signal state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
power-on configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . 199
processor state after INIT . . . . . . . . . . . . . . . . . . . . . . . . 203
processor state after RESET . . . . . . . . . . . . . . . . . . . . . . 200
register state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
RESET requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
signals sampled during RESET . . . . . . . . . . . . . . . . . . . . 199
capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
leakage current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
pin float conditions (table) . . . . . . . . . . . . . . . . . . . . . . . 141
pin types (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
setup and hold timing
bus arbitration cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
cycle hit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
cycle hit to modified line . . . . . . . . . . . . . . . . . . . . . . . . . 113
cycles . . . . . . . . .94
miss, AHOLD-initiated . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
3DNow!™ technology . . . . . . . . . . . . . . . . . . . . . .89
3DNow!™ technology (table) . . . . . . . . . . . . . . . . . . . . 89
cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
decode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
digital signal processing. . . . . . . . . . . . . . . . . . . . . . . . . . 239
digital signal processing (table) . . . . . . . . . . . . . . . . . . . . 90
EMMS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
FEMMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
fetch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
floating-point (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
integer (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
INVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
MMX technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
MMX technology (table) . . . . . . . . . . . . . . . . . . . . . . . . . . 86
pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
PREFETCH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
RSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
. . . . . . . . . . . 170
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
100-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . 302
66-MHz bus operation . . . . . . . . . . . . . . . . . . . . . . . . . 306
,
–
172
99
,
,
109
174
,
,
176
113
–
–
178
114
,
,
131
180
,
,
,
,
139
182
173
277
,
,
,
,
,
164
186
,
,
–
238
242
175
280
31
90
,
,
,
,
,
,
,
,
168
222
,
,
,
–
–
312
253
237
240
280
277
282
239
239
220
90
,
,
Integer
INTR Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
INV Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Invalidation Request. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
INVD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
IOBASE Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
K
KEN# Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
L
L1 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
serializing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
supported by the processor (table) . . . . . . . . . . . . . . . . . . 63
Test Access Port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
WBINVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
instructions (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Interrupts . . . . . . . 130
01h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
03h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
10h. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
acknowledge. . . . . . . 95
acknowledge cycle definition (table) . . . . . . . . . . . . . . . 188
acknowledge cycles . . . . . . . . . . 95
clock grant state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
descriptor table register . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
flag . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
floating-point exceptions . . . . . . . . . . . . . . . . . . . . .237
gate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
INIT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
INTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
IRQ13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
MMX instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
NMI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
redirection bitmap. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
service routine . . . . . . . . . . . . . . . . . . . . . 118
STPCLK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
summary (table). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
system management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
type of. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
cache line (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
cache-line replacements . . . . . . . . . . . . . . . . . . . . . . . . . . 214
coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
data cache line (figure). . . . . . . . . . . . . . . . . . . . . . . . . . . 207
disabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
flushing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
inquire cycles (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
instruction cache line (figure) . . . . . . . . . . . . . . . . . . . . . 207
internal snooping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
MESI states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
organization (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
prefetching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
sector organization (figure) . . . . . . . . . . . . . . . . . . . . . . . . 16
states (table) . . . . . . . . . . . . . . . . . . . . . . . . . . 221
write allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
AMD-K6™-IIIE+ Embedded Processor Data Sheet
,
,
188
103
,
,
192
106
,
,
196
,
118
98
,
,
,
237
120
100
–
,
,
,
238
125
106
123
,
,
,
,
,
,
,
240
,
,
274
184
123
118
203
238
211
225
,
,
,
,
,
,
,
,
,
,
242
–
–
–
282
188
138
130
238
242
242
241
280
227
212
226
341
,