AMD-K6-IIIE+550ACR AMD (ADVANCED MICRO DEVICES), AMD-K6-IIIE+550ACR Datasheet - Page 6

• Manufacturer Part Number: AMD-K6-IIIE+550ACR
• Manufacturer: AMD (ADVANCED MICRO DEVICES)

Specifications of AMD-K6-IIIE+550ACR

• Lead Free Status / RoHS Status: Not Compliant

AMD-K6™-IIIE+ Embedded Processor Data Sheet
vi
6
7
5.19
5.20
5.21
5.22
5.23
5.24
5.25
5.26
5.27
5.28
5.29
5.30
5.31
5.32
5.33
5.34
5.35
5.36
5.37
5.38
5.39
5.40
5.41
5.42
5.43
5.44
5.45
5.46
5.47
5.48
5.49
5.50
5.51
5.52
5.53
5.54
5.55
5.56
5.57
6.1
6.2
7.1
7.2
7.3
7.4
AMD PowerNow!™ Technology ............................................. 143
Bus Cycles ................................................................................. 153
DP[7:0] (Data Parity) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
EADS# (External Address Strobe) . . . . . . . . . . . . . . . . . . . . 109
EWBE# (External Write Buffer Empty) . . . . . . . . . . . . . . . . 110
FERR# (Floating-Point Error) . . . . . . . . . . . . . . . . . . . . . . . 111
FLUSH# (Cache Flush) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
HIT# (Inquire Cycle Hit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
HITM# (Inquire Cycle Hit To Modified Line) . . . . . . . . . . . 113
HLDA (Hold Acknowledge) . . . . . . . . . . . . . . . . . . . . . . . . . 114
HOLD (Bus Hold Request) . . . . . . . . . . . . . . . . . . . . . . . . . . 115
IGNNE# (Ignore Numeric Exception) . . . . . . . . . . . . . . . . . 116
INIT (Initialization) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
INTR (Maskable Interrupt) . . . . . . . . . . . . . . . . . . . . . . . . . . 118
INV (Invalidation Request) . . . . . . . . . . . . . . . . . . . . . . . . . . 118
KEN# (Cache Enable) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
LOCK# (Bus Lock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
M/IO# (Memory or I/O) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
NA# (Next Address) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
NMI (Non-Maskable Interrupt) . . . . . . . . . . . . . . . . . . . . . . . 123
PCD (Page Cache Disable) . . . . . . . . . . . . . . . . . . . . . . . . . . 124
PCHK# (Parity Check) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
PWT (Page Writethrough) . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
RESET (Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
RSVD (Reserved) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
SCYC (Split Cycle) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
SMI# (System Management Interrupt) . . . . . . . . . . . . . . . . 130
SMIACT# (System Management Interrupt Active) . . . . . . 131
STPCLK# (Stop Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
TCK (Test Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
TDI (Test Data Input) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
TDO (Test Data Output) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
TMS (Test Mode Select) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
TRST# (Test Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
VCC2DET (VCC2 Detect) . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
VCC2H/L# (VCC2 High/Low) . . . . . . . . . . . . . . . . . . . . . . . . 136
VID[4:0] (Voltage Identification) . . . . . . . . . . . . . . . . . . . . . 137
W/R# (Write/Read) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
WB/WT# (Writeback or Writethrough) . . . . . . . . . . . . . . . . 139
Pin Tables by Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Bus Cycle Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Enhanced Power Management Features . . . . . . . . . . . . . . . 143
Dynamic Core Frequency and Core Voltage Control . . . . . 150
Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Bus States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Memory Reads and Writes . . . . . . . . . . . . . . . . . . . . . . . . . . 158
I/O Read and Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Preliminary Information
23543A/0—September 2000
Contents