STM32W108CBU6 STMICROELECTRONICS [STMicroelectronics], STM32W108CBU6 Datasheet - Page 7

• Manufacturer Part Number: STM32W108CBU6
• Description: High-performance, IEEE 802.15.4 wireless system-on-chip
• Manufacturer: STMICROELECTRONICS [STMicroelectronics]

STM32W108CB, STM32W108HB
10
11
12
9.2
9.3
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
10.1
10.2
10.3
Debug support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
9.1.3
9.1.4
9.1.5
9.1.6
9.1.7
9.1.8
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Analog-to-digital converter (ADC) registers . . . . . . . . . . . . . . . . . . . . . . 138
9.3.1
9.3.2
9.3.3
9.3.4
9.3.5
9.3.6
9.3.7
9.3.8
9.3.9
9.3.10
9.3.11
Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 143
10.1.1
10.1.2
Event manager . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Nested vectored interrupt controller (NVIC) interrupts . . . . . . . . . . . . . . 149
10.3.1
10.3.2
10.3.3
10.3.4
10.3.5
10.3.6
10.3.7
Voltage reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Offset/gain correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
ADC configuration register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
ADC configuration register (ADC_CFG) . . . . . . . . . . . . . . . . . . . . . . . 138
ADC offset register (ADC_OFFSET) . . . . . . . . . . . . . . . . . . . . . . . . . . 139
ADC gain register (ADC_GAIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
ADC DMA configuration register (ADC_DMACFG) . . . . . . . . . . . . . . . 139
ADC DMA status register (ADC_DMASTAT) . . . . . . . . . . . . . . . . . . . . 140
ADC DMA begin address register (ADC_DMABEG) . . . . . . . . . . . . . . 140
ADC DMA buffer size register (ADC_DMASIZE) . . . . . . . . . . . . . . . . . 141
ADC DMA current address register (ADC_DMACUR) . . . . . . . . . . . . . 141
ADC DMA count register (ADC_DMACNT) . . . . . . . . . . . . . . . . . . . . . 141
ADC interrupt flag register (INT_ADCFLAG) . . . . . . . . . . . . . . . . . . . . 142
ADC interrupt configuration register (INT_ADCCFG) . . . . . . . . . . . . . 142
Non-maskable interrupt (NMI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Faults . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Top-level set interrupts configuration register (INT_CFGSET) . . . . . . 149
Top-level clear interrupts configuration register (INT_CFGCLR) . . . . . 149
Top-level set interrupts pending register (INT_PENDSET) . . . . . . . . . 150
Top-level clear interrupts pending register (INT_PENDCLR) . . . . . . . . 151
Top-level active interrupts register (INT_ACTIVE) . . . . . . . . . . . . . . . . 152
Top-level missed interrupts register (INT_MISS) . . . . . . . . . . . . . . . . . 153
Auxiliary fault status register (SCS_AFSR) . . . . . . . . . . . . . . . . . . . . . 153
Doc ID 16252 Rev 2
Contents
7/179