EP3SE50F780I3N Altera, EP3SE50F780I3N Datasheet - Page 160

• Manufacturer Part Number: EP3SE50F780I3N
• Description: Stratix III
• Manufacturer: Altera

Clock Networks in Stratix III Devices
6–10
Stratix III Device Handbook, Volume 1
Clock Resource
RCLK5
RCLK54
RCLK55
RCLK56
RCLK57
RCLK58
RCLK59
RCLK60
RCLK61
RCLK62
RCLK63
RCLK38
RCLK39
RCLK40
RCLK41
RCLK42
RCLK43
RCLK44
RCLK45
RCLK46
RCLK47
RCLK48
RCLK49
RCLK50
Table 6–3. Clock Input Pin Connectivity to Regional Clock Networks (Quadrant 1) (Part 2 of 2)
Table 6–4. Clock Input Pin Connectivity to Regional Clock Networks (Quadrant 2) (Part 1 of 2)
Clock Resource
—
—
—
—
—
—
—
—
—
—
—
0
—
—
—
—
—
—
—
—
—
—
—
—
—
0
v
—
—
—
—
—
—
—
—
—
—
1
—
—
—
—
—
—
—
—
—
—
—
—
—
1
Table 6–4
and RCLKs in device Quadrant 2. A given clock input pin can drive two
adjacent regional clock networks to create a dual-regional clock network.
—
—
—
—
—
—
—
—
—
—
—
2
—
—
—
—
—
—
—
—
—
—
—
—
—
2
—
—
—
—
—
—
—
—
—
—
—
3
—
—
—
—
—
—
—
—
—
—
—
—
—
3
shows the connectivity between the dedicated clock input pins
—
—
—
—
—
—
—
—
—
—
—
4
—
—
—
—
—
—
—
—
—
—
—
—
—
4
—
—
—
—
—
—
—
—
—
—
—
5
—
—
—
—
—
—
—
—
—
—
—
—
—
5
—
—
—
—
—
—
—
—
—
—
—
6
CLK (p/n Pins)
—
—
—
—
—
—
—
—
—
—
—
—
—
6
CLK (p/n Pins)
—
—
—
—
—
—
—
—
—
—
—
7
—
—
—
—
—
—
—
—
—
—
—
—
—
7
—
—
—
—
—
—
—
—
—
—
—
8
v
v
—
—
—
—
—
—
—
—
—
—
—
8
—
—
—
—
—
—
—
—
—
—
—
9
v
v
—
—
—
—
—
—
—
—
—
—
—
9
10
—
—
—
—
—
—
—
—
—
—
—
v
10
—
—
—
—
—
—
—
—
—
—
—
—
11
—
—
—
—
—
—
—
—
—
—
—
v
11
—
—
—
—
—
—
—
—
—
—
—
—
v
v
v
12
—
—
—
—
—
—
—
—
v
v
12
—
—
—
—
—
—
—
—
—
—
—
Altera Corporation
v
v
v
13
—
—
—
—
—
—
—
—
v
v
November 2007
13
—
—
—
—
—
—
—
—
—
—
—
v
v
14
—
—
—
—
—
—
—
—
—
v
v
14
—
—
—
—
—
—
—
—
—
—
—
v
v
15
—
—
—
—
—
—
—
—
—
v
15
—
—
—
—
—
—
—
—
—
—
—
—