EP3SE50F780I3N Altera, EP3SE50F780I3N Datasheet - Page 161

• Manufacturer Part Number: EP3SE50F780I3N
• Description: Stratix III
• Manufacturer: Altera

Altera Corporation
November 2007
RCLK51
RCLK52
RCLK53
RCLK22
RCLK23
RCLK24
RCLK25
RCLK26
RCLK27
RCLK28
RCLK29
RCLK30
RCLK31
RCLK32
RCLK33
RCLK34
RCLK35
RCLK36
RCLK37
Table 6–4. Clock Input Pin Connectivity to Regional Clock Networks (Quadrant 2) (Part 2 of 2)
Table 6–5. Clock Input Pin Connectivity to Regional Clock Networks (Quadrant 3)
Clock Resource
Clock Resource
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
0
0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
1
1
Table 6–5
and RCLKs in device Quadrant 3. A given clock input pin can drive two
adjacent regional clock networks to create a dual-regional clock network.
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
2
2
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
3
3
shows the connectivity between the dedicated clock input pins
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
4
4
v
v
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
5
5
v
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
6
6
CLK (p/n Pins)
CLK (p/n Pins)
v
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
7
7
Clock Networks and PLLs in Stratix III Devices
v
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
8
8
Stratix III Device Handbook, Volume 1
v
v
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
9
9
v
10
10
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
v
11
11
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
v
12
12
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
v
13
13
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
14
14
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
v
6–11
15
15
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—
—