cx29503 Mindspeed Technologies, cx29503 Datasheet - Page 9

• Manufacturer Part Number: cx29503
• Description: Cx29503 Broadband Access Multiplexer Data Sheet
• Manufacturer: Mindspeed Technologies

CX29503 Data Sheet
29503-DSH-002-B
0x01—Primary Control Register (CR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-21
0x03—Interrupt Request Register (IRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-25
0x04—Alarm 1 Interrupt Status (ISR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28
0x05—Alarm 2 Interrupt Status (ISR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-29
0x06—Error Interrupt Status (ISR5). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-29
0x07—Counter Overflow Interrupt Status (ISR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-30
0x08—Timer Interrupt Status (ISR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-30
0x09—Data Link 1 Interrupt Status (ISR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-31
0x0A—Data Link 2 Interrupt Status (ISR1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-31
0x0B—Pattern Interrupt Status (ISR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-32
0x0C—Alarm 1 Interrupt Enable Register (IER7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-32
0x0D—Alarm 2 Interrupt Enable Register (IER6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33
0x0E—Error Interrupt Enable Register (IER5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33
0x0F—Count Overflow Interrupt Enable Register (IER4) . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33
0x10—Timer Interrupt Enable Register (IER3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
0x11—Data Link 1 Interrupt Enable Register (IER2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
0x13—Pattern Interrupt Enable Register (IER0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
0x14—Loopback Configuration Register (LOOP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-36
0x15—External Data Link Time Slot (DL3_TS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-37
0x16—External Data Link Bit (DL3_BIT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-38
0x17—Offline Framer Status (FSTAT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-39
0x18—Programmable Input/Output (PIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-40
0x19—Programmable Output Enable (POE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-40
0x40—Receiver Configuration (RCR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-41
0x41—Receive Test Pattern Configuration (RPATT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-42
0x42—Receive Loopback Code Detector Configuration (RLB) . . . . . . . . . . . . . . . . . . . . . . . 8-43
0x43—Loopback Activate Code Pattern (LBA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-44
0x44—Loopback Deactivate Code Pattern (LBD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-44
0x45—Receive Alarm Signal Configuration (RALM). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-45
0x46—Alarm/Error/Counter Latch Configuration (LATCH) . . . . . . . . . . . . . . . . . . . . . . . . . . 8-47
0x47—Alarm 1 Status (ALM1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-48
0x48—Alarm 2 Status (ALM2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-49
0x49—Alarm 3 Status (ALM3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-50
0x50—Framing Bit Error Counter LSB (FERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-51
0x51—Framing Bit Error Counter MSB (FERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-51
0x52—CRC Error Counter LSB (CERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-51
0x53—vCRC Error Counter MSB (CERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-51
0x56—Far End Block Error Counter LSB (FEBE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-52
0x57—Far End Block Error Counter MSB (FEBE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-52
8.3.2.1 Primary Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-21
8.3.2.2 Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-27
8.3.2.3 Interrupt Enable Registers (IER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-32
8.3.2.4 Configuration Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-36
8.3.2.5 Digital Receiver Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-41
8.3.2.6 Performance Monitoring Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-51
Mindspeed Technologies™
Preliminary Information
Contents
ix