pef22504 Infineon Technologies Corporation, pef22504 Datasheet - Page 7

• Manufacturer Part Number: pef22504
• Description: Quad E1/t1/j1 Line Interface Component For Long- And Short-haul Applications Pef 22504 E, Pef 22504 Ht, Version 2.1
• Manufacturer: Infineon Technologies Corporation

List of Figures
Figure 1
Figure 2
Figure 3
Figure 4
Figure 5
Figure 6
Figure 7
Figure 8
Figure 9
Figure 10
Figure 11
Figure 12
Figure 13
Figure 14
Figure 15
Figure 16
Figure 17
Figure 18
Figure 19
Figure 20
Figure 21
Figure 22
Figure 23
Figure 24
Figure 25
Figure 26
Figure 27
Figure 28
Figure 29
Figure 30
Figure 31
Figure 32
Figure 33
Figure 34
Figure 35
Figure 36
Figure 37
Figure 38
Figure 39
Figure 40
Figure 41
Figure 42
Figure 43
Figure 44
Figure 45
Figure 46
Figure 47
Figure 48
Figure 49
Figure 50
Figure 51
Figure 52
Data Sheet
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Typical Multiple Link Application. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Typical Multiple Repeater Application between line #1 and Line #2. . . . . . . . . . . . . . . . . . . . . . . . 16
Top View of the Pin Configuration (Ball Layout) P/PG-LBGA-160-1 . . . . . . . . . . . . . . . . . . . . . . . 17
Bottom View of the Pin Configuration (Ball Layout) P/PG-LBGA-160-1 . . . . . . . . . . . . . . . . . . . . . 18
Pin Configuration P-TQFP-144-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Single Voltage Supply. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Dual Voltage Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
SCI Interface Application with Point To Point Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
SCI Interface Application with Multipoint To Multipoint Connection . . . . . . . . . . . . . . . . . . . . . . . . 70
SCI Message Structure of QuadLIU
Frame Structure of QuadLIU
Principle of Building Addresses and RSTA bytes in the SCI ACK Message of the QuadLIU
Read Status Byte (RSTA) byte of the SCI Acknowledge (ACK). . . . . . . . . . . . . . . . . . . . . . . . . . . 73
SPI Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
SPI Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Block Diagram of Test Access Port and Boundary Scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Flexible Master Clock Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Behaviour of Bipolar Violation Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Receive System of one Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Recovered and Receive Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
General Receiver Configuration with Integrated Resistor and Analog Switches for Receive
Impedance Matching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Principle of Receive Line Monitoring RLM (shown for one line) . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
Monitoring Application using RLM (shown for one line) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Redundancy Application using RLM (shown for one line) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
General Redundancy Application (shown for one line). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Principle of Configuring the DCO-R and DCO-X Corner Frequencies . . . . . . . . . . . . . . . . . . . . . . 94
Jitter Attenuation Performance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Jitter Attenuation Performance (T1/J1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Jitter Tolerance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Jitter Tolerance (T1/J1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
Output Wander . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
The Receive Elastic Buffer as Circularly Organized Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Transmit System of one Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Transmit Line Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Clocking and Data in Remote Loop Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Measurement Configuration for E1 Transmit Pulse Template . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Measurement Configuration for T1/J1 Transmit Pulse Template . . . . . . . . . . . . . . . . . . . . . . . . . 106
Transmit Line Monitor Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Framer Interface (shown for one channel) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Remote Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Local Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Payload Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
P/PG-LBGA-160-1 (Plastic Green Low Profile Ball Grid Array Package). . . . . . . . . . . . . . . . . . . 220
PG-TQFP-144-17 (Plastic Thin Quad Flat Package) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
MCLK Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
JTAG Boundary Scan Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Reset Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Intel Non-Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
Intel Multiplexed Address Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
TM
SCI Messages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
TM
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
7
Rev. 1.3, 2006-01-25
QuadLIU
PEF 22504
TM
. . . 72
TM