ISP1760ET,557

Manufacturer Part NumberISP1760ET,557
ManufacturerNXP Semiconductors
ISP1760ET,557 datasheet
 


Specifications of ISP1760ET,557

Package TypeTFBGAPin Count128
Lead Free Status / RoHS StatusCompliant  
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
Page 101
102
Page 102
103
Page 103
104
Page 104
105
Page 105
106
Page 106
107
Page 107
108
Page 108
109
Page 109
110
Page 110
111
Page 110/111

Download datasheet (570Kb)Embed
PrevNext
NXP Semiconductors
25. Contents
1
General description . . . . . . . . . . . . . . . . . . . . . . 1
2
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
3
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
3.1
Examples of a multitude of possible
applications. . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
5
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 5
6.1
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
6.2
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
7
Functional description . . . . . . . . . . . . . . . . . . 13
7.1
ISP1760 internal architecture: advanced
NXP slave host controller and hub . . . . . . . . . 13
7.1.1
Internal clock scheme and port selection . . . . 14
7.2
Host controller buffer memory block . . . . . . . . 15
7.2.1
General considerations. . . . . . . . . . . . . . . . . . 15
7.2.2
Structure of the ISP1760 host controller
memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
7.3
Accessing the ISP1760 host controller
memory: PIO and DMA . . . . . . . . . . . . . . . . . 18
7.3.1
PIO mode access, memory read cycle . . . . . . 18
7.3.2
PIO mode access, memory write cycle . . . . . 19
7.3.3
PIO mode access, register read cycle . . . . . . 19
7.3.4
PIO mode access, register write cycle . . . . . . 19
7.3.5
DMA mode, read and write operations . . . . . . 19
7.4
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.5
Phase-Locked Loop (PLL) clock multiplier . . . 23
7.6
Power management . . . . . . . . . . . . . . . . . . . . 23
7.7
Overcurrent detection . . . . . . . . . . . . . . . . . . . 25
7.8
Power supply . . . . . . . . . . . . . . . . . . . . . . . . . 26
7.8.1
Hybrid mode . . . . . . . . . . . . . . . . . . . . . . . . . . 26
7.9
Power-On Reset (POR) . . . . . . . . . . . . . . . . . 27
8
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
8.1
EHCI capability registers . . . . . . . . . . . . . . . . 30
8.1.1
CAPLENGTH register. . . . . . . . . . . . . . . . . . . 30
8.1.2
HCIVERSION register . . . . . . . . . . . . . . . . . . 30
8.1.3
HCSPARAMS register . . . . . . . . . . . . . . . . . . 30
8.1.4
HCCPARAMS register . . . . . . . . . . . . . . . . . . 31
8.2
EHCI operational registers . . . . . . . . . . . . . . . 32
8.2.1
USBCMD register . . . . . . . . . . . . . . . . . . . . . . 32
8.2.2
USBSTS register . . . . . . . . . . . . . . . . . . . . . . 33
8.2.3
USBINTR register . . . . . . . . . . . . . . . . . . . . . . 34
8.2.4
FRINDEX register . . . . . . . . . . . . . . . . . . . . . . 34
8.2.5
CONFIGFLAG register . . . . . . . . . . . . . . . . . . 35
8.2.6
PORTSC1 register . . . . . . . . . . . . . . . . . . . . . 36
8.2.7
ISO PTD Done Map register. . . . . . . . . . . . . . 37
8.2.8
ISO PTD Skip Map register . . . . . . . . . . . . . . 37
8.2.9
ISO PTD Last PTD register . . . . . . . . . . . . . . 38
8.2.10
INT PTD Done Map register . . . . . . . . . . . . . . 38
8.2.11
INT PTD Skip Map register. . . . . . . . . . . . . . . 38
8.2.12
INT PTD Last PTD register. . . . . . . . . . . . . . . 39
8.2.13
ATL PTD Done Map register. . . . . . . . . . . . . . 39
8.2.14
ATL PTD Skip Map register . . . . . . . . . . . . . . 39
8.2.15
ATL PTD Last PTD register . . . . . . . . . . . . . . 40
ISP1760_4
Product data sheet
Embedded Hi-Speed USB host controller
8.3
Configuration registers . . . . . . . . . . . . . . . . . . 40
8.3.1
HW Mode Control register . . . . . . . . . . . . . . . 40
8.3.2
Chip ID register . . . . . . . . . . . . . . . . . . . . . . . 41
8.3.3
Scratch register . . . . . . . . . . . . . . . . . . . . . . . 42
8.3.4
SW Reset register . . . . . . . . . . . . . . . . . . . . . 42
8.3.5
DMA Configuration register . . . . . . . . . . . . . . 43
8.3.6
Buffer Status register . . . . . . . . . . . . . . . . . . . 44
8.3.7
ATL Done Timeout register . . . . . . . . . . . . . . 45
8.3.8
Memory register . . . . . . . . . . . . . . . . . . . . . . . 45
8.3.9
Edge Interrupt Count register. . . . . . . . . . . . . 46
8.3.10
DMA Start Address register . . . . . . . . . . . . . . 47
8.3.11
Power Down Control register . . . . . . . . . . . . . 48
8.3.12
Port 1 Control register . . . . . . . . . . . . . . . . . . 50
8.4
Interrupt registers . . . . . . . . . . . . . . . . . . . . . . 51
8.4.1
Interrupt register. . . . . . . . . . . . . . . . . . . . . . . 51
8.4.2
Interrupt Enable register. . . . . . . . . . . . . . . . . 53
8.4.3
ISO IRQ Mask OR register. . . . . . . . . . . . . . . 54
8.4.4
INT IRQ Mask OR register . . . . . . . . . . . . . . . 55
8.4.5
ATL IRQ Mask OR register. . . . . . . . . . . . . . . 55
8.4.6
ISO IRQ Mask AND register . . . . . . . . . . . . . 55
8.4.7
INT IRQ Mask AND register. . . . . . . . . . . . . . 55
8.4.8
ATL IRQ Mask AND register . . . . . . . . . . . . . 56
9
Philips Transfer Descriptor (PTD) . . . . . . . . . 56
9.1
High-speed bulk IN and OUT . . . . . . . . . . . . . 59
9.2
High-speed isochronous IN and OUT . . . . . . 63
9.3
High-speed interrupt IN and OUT . . . . . . . . . 67
9.4
Start and complete split for bulk . . . . . . . . . . . 71
9.5
Start and complete split for isochronous . . . . 75
9.6
Start and complete split for interrupt . . . . . . . 79
10
Power consumption . . . . . . . . . . . . . . . . . . . . 84
11
Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 85
12
Recommended operating conditions . . . . . . 85
13
Static characteristics . . . . . . . . . . . . . . . . . . . 86
14
Dynamic characteristics . . . . . . . . . . . . . . . . . 88
14.1
PIO timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
14.1.1
Register or memory write . . . . . . . . . . . . . . . . 90
14.1.2
Register read . . . . . . . . . . . . . . . . . . . . . . . . . 91
14.1.3
Register access . . . . . . . . . . . . . . . . . . . . . . . 91
14.1.4
Memory read . . . . . . . . . . . . . . . . . . . . . . . . . 92
14.2
DMA timing. . . . . . . . . . . . . . . . . . . . . . . . . . . 93
14.2.1
Single cycle: DMA read . . . . . . . . . . . . . . . . . 93
14.2.2
Single cycle: DMA write . . . . . . . . . . . . . . . . . 94
14.2.3
Multi-cycle: DMA read . . . . . . . . . . . . . . . . . . 95
14.2.4
Multi-cycle: DMA write . . . . . . . . . . . . . . . . . . 96
15
Package outline . . . . . . . . . . . . . . . . . . . . . . . . 97
16
Soldering of SMD packages . . . . . . . . . . . . . . 99
16.1
Introduction to soldering. . . . . . . . . . . . . . . . . 99
16.2
Wave and reflow soldering . . . . . . . . . . . . . . . 99
16.3
Wave soldering. . . . . . . . . . . . . . . . . . . . . . . . 99
16.4
Reflow soldering. . . . . . . . . . . . . . . . . . . . . . 100
17
Soldering of through-hole mount packages 101
17.1
Introduction to soldering through-hole
mount packages . . . . . . . . . . . . . . . . . . . . . . 101
17.2
Soldering by dipping or by solder wave . . . . 101
Rev. 04 — 4 February 2008
ISP1760
© NXP B.V. 2008. All rights reserved.
109 of 110