XC908AS60ACFU Motorola Semiconductor Products, XC908AS60ACFU Datasheet - Page 23

• Manufacturer Part Number: XC908AS60ACFU
• Description: MC68HC908AZ60A, MC68HC908AS60A Hcmos Microcontroller Unit Technical Data
• Manufacturer: Motorola Semiconductor Products

MC68HC908AZ60A — Rev 2.0
MOTOROLA
22-8 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .360
22-9 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . . 361
22-10 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
22-11 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .363
22-12 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . . . 364
22-13 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
22-14 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .366
22-15 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . . 368
22-16 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
22-17 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . . 370
22-18 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . . 371
22-19 Port F I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
22-20 Port G Data Register (PTG) . . . . . . . . . . . . . . . . . . . . . . . . . .373
22-21 Data Direction Register G (DDRG). . . . . . . . . . . . . . . . . . . . . 374
22-22 Port G I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
22-23 Port H Data Register (PTH) . . . . . . . . . . . . . . . . . . . . . . . . . .376
22-24 Data Direction Register H (DDRH) . . . . . . . . . . . . . . . . . . . . . 377
22-25 Port H I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 377
23-1 The CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
23-2 User Model for Message Buffer Organization. . . . . . . . . . . . . 386
23-3 Single 32-Bit Maskable Identifier Acceptance Filter . . . . . . . .389
23-4 Dual 16-Bit Maskable Acceptance Filters . . . . . . . . . . . . . . . . 390
23-5 Quadruple 8-Bit Maskable Acceptance Filters . . . . . . . . . . . .391
23-6 Sleep Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . 396
23-7 Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399
23-8 Segments within the Bit Time . . . . . . . . . . . . . . . . . . . . . . . . . 401
23-9 MSCAN08 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
23-10 Message Buffer Organization . . . . . . . . . . . . . . . . . . . . . . . . . 403
23-11 Receive/Transmit Message Buffer Extended Identifier (IDRn)
23-12 Standard Identifier Mapping . . . . . . . . . . . . . . . . . . . . . . . . . .406
23-13 Transmit Buffer Priority Register (TBPR) . . . . . . . . . . . . . . . . 408
23-14 MSCAN08 Control Register Structure . . . . . . . . . . . . . . . . . . 409
23-15 Module Control Register 0 (CMCR0) . . . . . . . . . . . . . . . . . . .411
23-16 Module Control Register (CMCR1). . . . . . . . . . . . . . . . . . . . . 413
23-17 Bus Timing Register 0 (CBTR0) . . . . . . . . . . . . . . . . . . . . . . . 414
23-18 Bus Timing Register 1 (CBTR1) . . . . . . . . . . . . . . . . . . . . . . . 415
23-19 Receiver Flag Register (CRFLG) . . . . . . . . . . . . . . . . . . . . . . 417
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405
List of Figures
Technical Data
List of Figures
23