n25q256 Numonyx, n25q256 Datasheet - Page 3

• Manufacturer Part Number: n25q256
• Description: 256-mbit 3 V, Multiple I/o, 4-kbyte Subsector Erase, Xip Enabled, Serial Flash Memory With 108 Mhz Spi Bus Interface
• Manufacturer: Numonyx

N25Q256 - 3 V
6
5.3
5.4
Volatile and Non Volatile Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
6.1
6.2
5.2.7
5.2.8
5.2.9
5.2.10
Dual SPI (DIO-SPI) Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.3.8
Quad SPI (QIO-SPI)Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
5.4.1
5.4.2
5.4.3
5.4.4
5.4.5
5.4.6
5.4.7
5.4.8
5.4.9
Legacy SPI Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
6.1.1
6.1.2
6.1.3
6.1.4
6.1.5
Non Volatile Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
Subsector erase, sector erase and bulk erase . . . . . . . . . . . . . . . . . . . 29
Polling during a write, program, or erase cycle . . . . . . . . . . . . . . . . . . . 29
Active power and standby power modes . . . . . . . . . . . . . . . . . . . . . . . . 30
Hold (or Reset) condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Multiple Read Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Dual Command Fast reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Page programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Subsector Erase, Sector Erase, and Bulk Erase . . . . . . . . . . . . . . . . . . 32
Polling during a Write, Program, or Erase cycle . . . . . . . . . . . . . . . . . . 32
Read and Modify registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Active Power and Standby Power modes . . . . . . . . . . . . . . . . . . . . . . . 32
HOLD (or Reset) condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Multiple Read Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Quad Command Fast reading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
QUAD Command Page programming . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Subsector Erase, Sector Erase, and Bulk Erase . . . . . . . . . . . . . . . . . . 34
Polling during a Write, Program, or Erase cycle . . . . . . . . . . . . . . . . . . 34
Read and Modify registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Active Power and Standby Power modes . . . . . . . . . . . . . . . . . . . . . . . 35
HOLD (or Reset) condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
VPP pin Enhanced Supply Voltage feature . . . . . . . . . . . . . . . . . . . . . . 35
WIP bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
WEL bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
BP3, BP2, BP1, BP0 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
TB bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
SRWD bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Dummy clock cycle NV configuration bits (NVCR bits from 15 to 12) . . 41
XIP NV configuration bits (NVCR bits from 11 to 9) . . . . . . . . . . . . . . . . 42
Output Driver Strength NV configuration bits (NVCR bits from 8 to 6) . . 42
Hold (Reset) disable NV configuration bit (NVCR bit 4) . . . . . . . . . . . . 42
Quad Input NV configuration bit (NVCR bit 3) . . . . . . . . . . . . . . . . . . . . 42
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2010 Micron Technology, Inc. All rights reserved.
Contents
3/186