n25q256 Numonyx, n25q256 Datasheet - Page 4

• Manufacturer Part Number: n25q256
• Description: 256-mbit 3 V, Multiple I/o, 4-kbyte Subsector Erase, Xip Enabled, Serial Flash Memory With 108 Mhz Spi Bus Interface
• Manufacturer: Numonyx

Contents
7
8
9
4/186
6.3
6.4
6.5
Protection modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.1
7.2
Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
9.1
6.2.6
6.2.7
6.2.8
Volatile Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
6.3.1
6.3.2
6.3.3
Volatile Enhanced Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . 46
6.4.1
6.4.2
6.4.3
6.4.4
6.4.5
Flag Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.5.1
6.5.2
6.5.3
6.5.4
6.5.5
6.5.6
6.5.7
6.5.8
SPI Protocol-related protections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Specific hardware and software protection . . . . . . . . . . . . . . . . . . . . . . . . 52
Extended SPI Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
9.1.1
9.1.2
9.1.3
9.1.4
9.1.5
Dual Input NV configuration bit (NVCR bit 2) . . . . . . . . . . . . . . . . . . . . . 42
128Mb segment selection NV configuration bit (NVCR bit 1) . . . . . . . . 42
Address mode selection NV configuration bit (NVCR bit 0) . . . . . . . . . . 43
Dummy clock cycle: VCR bits 7:4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
XIP Volatile Configuration bits (VCR bit 3) . . . . . . . . . . . . . . . . . . . . . . . 45
Wrap: VCR bits 1:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Quad Input Command VECR<7> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Dual Input Command VECR<6> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Reset/Hold disable VECR<4> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Accelerator pin enable: QIO-SPI protocol / QIFP/QIEFP VECR<3> . . . 47
Output Driver Strength VECR<2:0> . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
P/E Controller Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Erase Suspend Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Erase Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Program Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
VPP Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Program Suspend Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Protection Status bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Protection Status bit (4-Byte) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Read Identification (RDID) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Read Data Bytes (READ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Read Data Bytes using 4 Byte Address (READ4BYTE) . . . . . . . . . . . . 67
Read Data Bytes at Higher Speed (FAST_READ) . . . . . . . . . . . . . . . . 68
Read Data Bytes at Higher Speed using 4 Byte Address
(FAST_READ4BYTE) 69
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2010 Micron Technology, Inc. All rights reserved.
N25Q256 - 3 V