TMP92CF26AXBG Toshiba, TMP92CF26AXBG Datasheet - Page 744

• Manufacturer Part Number: TMP92CF26AXBG
• Description: Microcontrollers (MCU) TLCS-900/H1 ROMLESS 144KB RAM
• Manufacturer: Toshiba

Specifications of TMP92CF26AXBG

• Processor Series: TLCS-900
• Core: 900/H
• Data Bus Width: 16 bit
• Program Memory Type: ROM
• Program Memory Size: 8 KB
• Data Ram Size: 144 KB
• Interface Type: I2C, I2S, UART, USB
• Maximum Clock Frequency: 80 MHz
• Number Of Programmable I/os: 136
• Number Of Timers: 10
• Maximum Operating Temperature: + 50 C
• Mounting Style: SMD/SMT
• Package / Case: FBGA-228
• Development Tools By Supplier: BM1040R0A, BM1055R0B, SW96CN0-ZCC, SW00MN0-ZCC
• Minimum Operating Temperature: 0 C
• On-chip Adc: 10 bit, 6 Channel
• Lead Free Status / Rohs Status: Details

HDMACA2
HDMACB2
HDMAM2
Symbol
HDMAS2
HDMAD2
(12) DMAC (3/7)
DMA
source
address
Register2
DMA
destination
address
Register2
DMA
Transfer
count
number A
Register2
DMA
Transfer
count
number B
Register2
DMA
transfer
Mode
Register2
Name
Address
092AH
092BH
092CH
0920H
0921H
0922H
0924H
0925H
0926H
0928H
0929H
D2SA15
D2SA23
D2DA15
D2DA23
D2CA15
D2CB15
D2CA7
D2CB7
D2SA7
D2DA7
7
0
0
0
0
0
0
0
0
0
0
D2DA14
D2DA22
D2CA14
D2CB14
D2SA14
D2SA22
D2SA6
D2DA6
D2CA6
D2CB6
6
0
0
0
0
0
0
0
0
0
0
92CF26A-743
D2SA13
D2SA21
D2DA13
D2DA21
D2CA13
D2CB13
D2SA5
D2DA5
D2CA5
D2CB5
5
Destination address for DMA2 (23:16)
0
0
0
0
0
0
0
0
0
0
Destination address for DMA2 (15:8)
Destination address for DMA2 (7:0)
Source address for DMA2 (23:16)
Transfer count A for DMA2 (15:8)
Transfer count B for DMA2 (15:8)
Source address for DMA2 (15:8)
Transfer count A for DMA2 (7:0)
Transfer count B for DMA2 (7:0)
Source address for DMA2 (7:0)
100: Source/destination INC
101: Source/destination DEC
110: Source/destination fixed
DMA transfer mode
000: Destination INC (I/O → MEM)
001: Destination DEC (I/O → MEM)
010: Source INC (MEM → I/O)
011: Source DEC (MEM → I/O)
111: Reserved
D2SA12
D2SA20
D2DA12
D2DA20
D2CA12
D2CB12
D2SA4
D2DA4
D2CA4
D2CB4
D2M4
(MEM → MEM)
4
0
0
0
0
0
0
0
0
0
0
0
(MEM → MEM)
(I/O→ I/O)
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
D2SA11
D2SA19
D2DA11
D2DA19
D2CA11
D2CB11
D2SA3
D2DA3
D2CA3
D2CB3
D2M3
3
0
0
0
0
0
0
0
0
0
0
0
D2DA10
D2DA18
D2CA10
D2CB10
D2SA10
D2SA18
D2DA2
D2CA2
D2CB2
D2SA2
D2M2
R/W
2
0
0
0
0
0
0
0
0
0
0
0
Transfer data size
00: 1 byte
01: 2 bytes
10: 4 bytes
11: Reserved
D2DA17
D2SA17
D2DA1
D2DA9
D2CA1
D2CA9
D2CB1
D2CB9
D2SA1
D2SA9
D2M1
1
0
0
0
0
0
0
0
0
0
0
0
TMP92CF26A
2007-11-21
D2SA16
D2DA16
D2SA0
D2SA8
D2DA0
D2DA8
D2CA0
D2CA8
D2CB0
D2CB8
D2M0
0
0
0
0
0
0
0
0
0
0
0
0