Z0847006PSG Zilog, Z0847006PSG Datasheet - Page 7

• Manufacturer Part Number: Z0847006PSG
• Description: IC 6MHZ Z80 NMOS DART 40-DIP
• Manufacturer: Zilog
• Series: Z80r

Specifications of Z0847006PSG

• Processor Type: Z80
• Features: Dual Channel Asynchronous Receiver/Transmitter (DART)
• Speed: 6MHz
• Voltage: 5V
• Mounting Type: Through Hole
• Package / Case: 40-DIP (0.620", 15.75mm)
• Mounting Style: Through Hole
• Cpu Speed: 6MHz
• Digital Ic Case Style: DIP
• No. Of Pins: 40
• Supply Voltage Range: 5V
• Operating Temperature Range: 0°C To +70°C
• Svhc: No SVHC (18-Jun-2010)
• Base Number: 847006
• Rohs Compliant: Yes
• Clock Frequency: 6MHz
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

Table of Contents
Serial Input/Output (continued)
SDLC (HDLC) Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .305
Synchronous Modes Of Operation . . . . . . . . . . . . . . . . . . . . . . .240
Synchronous Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .244
Synchronous Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .249
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
SDLC Transmit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .256
SDLC Receive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .265
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
Write Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
Read Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .292
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .305
Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .305
Interrupt Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . .306
Return From Interrupt Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . .307
Daisy Chain Interrupt Nesting . . . . . . . . . . . . . . . . . . . . . . . . . .308
Z80 CPU Peripherals
User Manual
UM008101-0601
vii