UPD78F1506GF-GAT-AX Renesas Electronics America, UPD78F1506GF-GAT-AX Datasheet - Page 112

• Manufacturer Part Number: UPD78F1506GF-GAT-AX
• Description: MCU 16BIT 78K0R/LX3 128-LQFP
• Manufacturer: Renesas Electronics America
• Series: 78K0R/Lx3r

Specifications of UPD78F1506GF-GAT-AX

• Core Processor: 78K/0R
• Core Size: 16-Bit
• Speed: 20MHz
• Connectivity: 3-Wire SIO, I²C, LIN, UART/USART
• Peripherals: DMA, LCD, LVD, POR, PWM, WDT
• Number Of I /o: 78
• Program Memory Size: 64KB (64K x 8)
• Program Memory Type: FLASH
• Ram Size: 4K x 8
• Voltage - Supply (vcc/vdd): 1.8 V ~ 5.5 V
• Data Converters: A/D 12x12b, D/A 2x12b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: *
• Lead Free Status / RoHS Status: Lead free / RoHS Compliant
• Eeprom Size: -

78K0R/Lx3
R01UH0004EJ0401 Rev.4.01
Jul 2, 2010
Address
F01CEH
F01CFH
F01D0H
F01D1H
F01D2H
F01D3H
F01D4H
F01D5H
F01D6H
F01D7H
F01D8H
F01D9H
F01DAH
F01DBH
F01DCH
F01DDH
F01DEH
F01DFH
F01E0H
F01E1H
F01E2H
F01E3H
F01E4H
F01E5H
F01E6H
F01E7H
F0230H
F0231H
F0232H
F0233H
F0234H
F0400H
F0401H
F0402H
F0403H
F0404H
F0405H
F0406H
F0407H
F0408H
Timer mode register 13
Timer status register 10
Timer status register 11
Timer status register 12
Timer status register 13
Timer channel enable status register 1
Timer channel start register 1
Timer channel stop register 1
Timer clock select register 1
Timer output register 1
Timer output enable register 1
Timer output level register 1
Timer output mode register 1
IICA control register 0
IICA control register 1
IICA low-level width setting register
IICA high-level width setting register
Slave address register
LCD display data memory 0
LCD display data memory 1
LCD display data memory 2
LCD display data memory 3
LCD display data memory 4
LCD display data memory 5
LCD display data memory 6
LCD display data memory 7
LCD display data memory 8
Special Function Register (SFR) Name
Table 3-6. Extended SFR (2nd SFR) List (6/8)
TMR13
TSR10L
TSR11L
TSR12L
TSR13L
TE1L
TS1L
TT1L
TPS1L
TO1L
TOE1L
TOL1L
TOM1L
IICCTL0
IICCTL1
IICWL
IICWH
SVA
SEG0
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7
SEG8
−
−
−
−
−
−
−
−
−
−
−
−
Symbol
TSR10
TSR13
TE1
TS1
TT1
TPS1
TO1
TOE1
TOL1
TOM1
TSR11
TSR12
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R
R
R
R
R
Manipulable Bit Range
1-bit
−
−
−
−
−
−
−
−
−
√
−
√
−
√
−
−
−
−
−
√
−
−
−
−
−
√
√
−
−
−
−
−
−
−
−
−
−
−
−
CHAPTER 3 CPU ARCHITECTURE
8-bit
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
−
√
√
√
√
√
√
√
√
√
√
√
√
√
√
16-bit
√
√
√
√
√
√
√
√
√
√
√
√
√
−
−
−
−
−
−
−
−
−
−
−
−
−
−
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
0000H
Reset
After
FFH
FFH
00H
00H
00H
00H
00H
00H
00H
00H
00H
00H
00H
00H
√
−
−
−
−
−
−
−
−
√
√
√
√
√
√
√
√
−
−
−
−
−
−
−
−
−
−
−
−
−
√
√
√
√
√
√
√
√
√
−
−
−
−
−
−
−
−
√
−
−
−
−
√
√
√
√
√
√
√
√
−
−
−
−
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
112