LPC1837FET256,551 NXP Semiconductors, LPC1837FET256,551 Datasheet - Page 1149

• Manufacturer Part Number: LPC1837FET256,551
• Description: Microcontrollers (MCU) 32BIT ARM CORTEX-M3 MCU 136KB SRAM
• Manufacturer: NXP Semiconductors
• Series: LPC18xxr

Specifications of LPC1837FET256,551

• Core: ARM Cortex M3
• Core Processor: ARM® Cortex-M3™
• Core Size: 32-Bit
• Speed: 150MHz
• Connectivity: CAN, EBI/EMI, Ethernet, I²C, Microwire, SD/MMC, SPI, SSI, SSP, UART/USART, USB OTG
• Peripherals: Brown-out Detect/Reset, DMA, I²S, Motor Control PWM, POR, PWM, WDT
• Number Of I /o: 80
• Program Memory Size: 1MB (1M x 8)
• Program Memory Type: FLASH
• Eeprom Size: -
• Ram Size: 136K x 8
• Voltage - Supply (vcc/vdd): 2 V ~ 3.6 V
• Data Converters: A/D 16x10b; D/A 1x10b
• Oscillator Type: Internal
• Operating Temperature: -40°C ~ 85°C
• Package / Case: 256-LBGA
• Lead Free Status / Rohs Status: Details
• Other names: 935293795551

NXP Semiconductors
14.4.3
14.4.4
14.4.5
14.4.6
14.4.7
14.4.8
14.4.9
14.4.10
14.4.11
14.4.12
14.4.13
14.4.14
14.4.15
14.4.16
Chapter 15: LPC18xx GPIO
15.1
15.2
15.3
15.3.1
15.3.2
15.3.3
15.4
15.4.1
15.4.2
15.4.3
15.5
15.5.1
15.5.1.1
15.5.1.2
15.5.1.3
15.5.1.4
15.5.1.5
15.5.1.6
15.5.1.7
15.5.1.8
15.5.1.9
<Document ID>
User manual
How to read this chapter . . . . . . . . . . . . . . . . 245
Basic configuration . . . . . . . . . . . . . . . . . . . . 245
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Register description . . . . . . . . . . . . . . . . . . . 248
Timer 0 CAP0_2 capture input multiplexer
(CAP0_2_IN) . . . . . . . . . . . . . . . . . . . . . . . . 228
Timer 0 CAP0_3 capture input multiplexer
(CAP0_3_IN) . . . . . . . . . . . . . . . . . . . . . . . . 228
Timer 1 CAP1_0 capture input multiplexer
(CAP1_0_IN) . . . . . . . . . . . . . . . . . . . . . . . . 229
Timer 1 CAP1_1 capture input multiplexer
(CAP1_1_IN) . . . . . . . . . . . . . . . . . . . . . . . . 230
Timer 1 CAP1_2 capture input multiplexer
(CAP1_2_IN) . . . . . . . . . . . . . . . . . . . . . . . . 230
Timer 1 CAP1_3 capture input multiplexer
(CAP1_3_IN) . . . . . . . . . . . . . . . . . . . . . . . . 231
Timer 2 CAP2_0 capture input multiplexer
(CAP2_0_IN) . . . . . . . . . . . . . . . . . . . . . . . . 231
Timer 2 CAP2_1 capture input multiplexer
(CAP2_1_IN) . . . . . . . . . . . . . . . . . . . . . . . . 232
Timer 2 CAP2_2 capture input multiplexer
(CAP2_2_IN) . . . . . . . . . . . . . . . . . . . . . . . . 233
Timer 2 CAP2_3 capture input multiplexer
(CAP2_3_IN) . . . . . . . . . . . . . . . . . . . . . . . . 233
Timer 3 CAP3_0 capture input multiplexer
(CAP3_0_IN) . . . . . . . . . . . . . . . . . . . . . . . . 234
Timer 3 CAP3_1 capture input multiplexer
(CAP3_1_IN) . . . . . . . . . . . . . . . . . . . . . . . . 234
Timer 3 CAP3_2 capture input multiplexer
(CAP3_2_IN) . . . . . . . . . . . . . . . . . . . . . . . . 235
Timer 3 CAP3_3 capture input multiplexer
(CAP3_3_IN) . . . . . . . . . . . . . . . . . . . . . . . . 236
GPIO pin interrupt features. . . . . . . . . . . . . . 246
GPIO group interrupt features . . . . . . . . . . . 246
GPIO port features . . . . . . . . . . . . . . . . . . . . 246
GPIO pin interrupts . . . . . . . . . . . . . . . . . . . . 246
GPIO group interrupt . . . . . . . . . . . . . . . . . . 246
GPIO port . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
GPIO pin interrupts register description . . . . 252
Pin interrupt mode register . . . . . . . . . . . . . . 252
Pin interrupt level (rising edge interrupt) enable
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
Pin interrupt level (rising edge interrupt) set
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Pin interrupt level (rising edge interrupt) clear
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
Pin interrupt active level (falling edge interrupt
enable) register. . . . . . . . . . . . . . . . . . . . . . . 253
Pin interrupt active level (falling edge interrupt) set
register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Pin interrupt active level (falling edge interrupt)
clear register . . . . . . . . . . . . . . . . . . . . . . . . . 254
Pin interrupt rising edge register. . . . . . . . . . 255
Pin interrupt falling edge register . . . . . . . . . 255
All information provided in this document is subject to legal disclaimers.
Rev. 00.13 — 20 July 2011
14.4.17
14.4.18
14.4.19
14.4.20
14.4.21
14.4.22
14.4.23
14.4.24
14.4.25
14.4.26
14.4.27
14.4.28
14.4.29
14.4.30
15.5.1.10 Pin interrupt status register . . . . . . . . . . . . . 256
15.5.2
15.5.2.1
15.5.2.2
15.5.2.3
15.5.3
15.5.3.1
15.5.3.2
15.5.3.3
15.5.3.4
15.5.3.5
15.5.3.6
15.5.3.7
15.5.3.8
15.5.3.9
15.6
15.6.1
15.6.2
15.6.3
15.6.4
15.6.4.1
15.6.4.2
15.6.5
Functional description . . . . . . . . . . . . . . . . . 260
SCT CTIN_0 capture input multiplexer
(CTIN_0_IN). . . . . . . . . . . . . . . . . . . . . . . . . 236
SCT CTIN_1 capture input multiplexer
(CTIN_1_IN). . . . . . . . . . . . . . . . . . . . . . . . . 237
SCT CTIN_2 capture input multiplexer
(CTIN_2_IN). . . . . . . . . . . . . . . . . . . . . . . . . 237
SCT CTIN_3 capture input multiplexer
(CTIN_3_IN). . . . . . . . . . . . . . . . . . . . . . . . . 238
SCT CTIN_4 capture input multiplexer
(CTIN_4_IN). . . . . . . . . . . . . . . . . . . . . . . . . 238
SCT CTIN_5 capture input multiplexer
(CTIN_5_IN). . . . . . . . . . . . . . . . . . . . . . . . . 239
SCT CTIN_6 capture input multiplexer
(CTIN_6_IN). . . . . . . . . . . . . . . . . . . . . . . . . 240
SCT CTIN_7 capture input multiplexer
(CTIN_7_IN). . . . . . . . . . . . . . . . . . . . . . . . . 240
VADC trigger input multiplexer
(VADC_TRIGGER_IN) . . . . . . . . . . . . . . . . . 241
Event router input 13 multiplexer
(EVENTROUTER_13_IN) . . . . . . . . . . . . . . 241
Event router input 14 multiplexer
(EVENTROUTER_14_IN) . . . . . . . . . . . . . . 242
Event router input 16 multiplexer
(EVENTROUTER_16_IN) . . . . . . . . . . . . . . 243
ADC start0 input multiplexer (ADCSTART0_IN) .
243
ADC start1 input multiplexer (ADCSTART1_IN) .
244
GPIO GROUP0/GROUP1 interrupt register
description . . . . . . . . . . . . . . . . . . . . . . . . . . 256
Grouped interrupt control register . . . . . . . . 256
GPIO grouped interrupt port polarity registers . . .
256
GPIO grouped interrupt port enable registers 257
GPIO port register description . . . . . . . . . . . 257
GPIO port byte pin registers . . . . . . . . . . . . 257
GPIO port word pin registers . . . . . . . . . . . . 258
GPIO port direction registers . . . . . . . . . . . . 258
GPIO port mask registers . . . . . . . . . . . . . . 258
GPIO port pin registers . . . . . . . . . . . . . . . . 259
GPIO masked port pin registers. . . . . . . . . . 259
GPIO port set registers . . . . . . . . . . . . . . . . 259
GPIO port clear registers . . . . . . . . . . . . . . . 260
GPIO port toggle registers . . . . . . . . . . . . . . 260
Reading pin state . . . . . . . . . . . . . . . . . . . . . 260
GPIO output . . . . . . . . . . . . . . . . . . . . . . . . . 260
Masked I/O. . . . . . . . . . . . . . . . . . . . . . . . . . 261
GPIO Interrupts . . . . . . . . . . . . . . . . . . . . . . 261
Pin interrupts . . . . . . . . . . . . . . . . . . . . . . . . 262
Group interrupts . . . . . . . . . . . . . . . . . . . . . . 262
Recommended practices . . . . . . . . . . . . . . . 262
Chapter 43: Supplementary information
UM10430
© NXP B.V. 2011. All rights reserved.
1149 of 1164