MCBSTM32EXL Keil, MCBSTM32EXL Datasheet - Page 5

• Manufacturer Part Number: MCBSTM32EXL
• Description: BOARD EVALUATION FOR STM32F103ZE
• Manufacturer: Keil

Specifications of MCBSTM32EXL

• Lead Free Status / RoHS Status: Lead free / RoHS Compliant

RM0008
8
General-purpose and alternate-function I/Os (GPIOs and AFIOs) . . 138
8.1
8.2
8.3
7.3.4
7.3.5
7.3.6
7.3.7
7.3.8
7.3.9
7.3.10
7.3.11
7.3.12
7.3.13
GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.1.1
8.1.2
8.1.3
8.1.4
8.1.5
8.1.6
8.1.7
8.1.8
8.1.9
8.1.10
8.1.11
GPIO registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
8.2.1
8.2.2
8.2.3
8.2.4
8.2.5
8.2.6
8.2.7
Alternate function I/O and debug configuration (AFIO) . . . . . . . . . . . . . 152
8.3.1
8.3.2
8.3.3
8.3.4
APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . . . . . 121
APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . . . . . 122
AHB Peripheral Clock enable register (RCC_AHBENR) . . . . . . . . . . . 125
APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . . . . . . 126
APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . . . . . . 128
Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . . . . . 130
Control/status register (RCC_CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
AHB peripheral clock reset register (RCC_AHBRSTR) . . . . . . . . . . . . 133
Clock configuration register2 (RCC_CFGR2) . . . . . . . . . . . . . . . . . . . 134
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Atomic bit set or reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
External interrupt/wakeup lines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Alternate functions (AF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Software remapping of I/O alternate functions . . . . . . . . . . . . . . . . . . 141
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Analog input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Peripherals’ GPIO configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
Port configuration register low (GPIOx_CRL) (x=A..G) . . . . . . . . . . . . 148
Port configuration register high (GPIOx_CRH) (x=A..G) . . . . . . . . . . . 149
Port input data register (GPIOx_IDR) (x=A..G) . . . . . . . . . . . . . . . . . . 149
Port output data register (GPIOx_ODR) (x=A..G) . . . . . . . . . . . . . . . . 150
Port bit set/reset register (GPIOx_BSRR) (x=A..G) . . . . . . . . . . . . . . . 150
Port bit reset register (GPIOx_BRR) (x=A..G) . . . . . . . . . . . . . . . . . . . 151
Port configuration lock register (GPIOx_LCKR) (x=A..G) . . . . . . . . . . 151
Using OSC32_IN/OSC32_OUT pins as GPIO ports PC14/PC15 . . . . 152
Using OSC_IN/OSC_OUT pins as GPIO ports PD0/PD1 . . . . . . . . . . 152
CAN1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
CAN2 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
Doc ID 13902 Rev 9
Contents
5/995